具有可重构关联的缓存架构

Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004) Pub Date : 2004-10-27 DOI:10.5753/wscad.2004.19000

M. Carvalho, C. Martins

{"title":"具有可重构关联的缓存架构","authors":"M. Carvalho, C. Martins","doi":"10.5753/wscad.2004.19000","DOIUrl":null,"url":null,"abstract":"Neste artigo apresentamos uma arquitetura de cache com associatividade reconfigurável. Nossos objetivos principais são: propor e analisar uma arquitetura de memória cache com associatividade reconfigurável/variável. Apresentamos a taxa de erro da execução de algumas cargas de trabalho reais representadas por traces obtidos do BYU Trace Distribution Center. Analisamos o desempenho da arquitetura proposta através de comparação das taxas de erro obtidas através da simulação da arquitetura e de caches associativas por conjunto. Além disso, analisamos o espaço necessário para armazenar as tags na cache. Nossa principal contribuição é a proposta de uma arquitetura de memória cache com associatividade reconfigurável/variável capaz de se adaptar às diferentes cargas de trabalho.","PeriodicalId":103064,"journal":{"name":"Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)","volume":"2 1","pages":"0"},"PeriodicalIF":0.0000,"publicationDate":"2004-10-27","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":"1","resultStr":"{\"title\":\"Arquitetura de Cache com Associatividade Reconfigurável\",\"authors\":\"M. Carvalho, C. Martins\",\"doi\":\"10.5753/wscad.2004.19000\",\"DOIUrl\":null,\"url\":null,\"abstract\":\"Neste artigo apresentamos uma arquitetura de cache com associatividade reconfigurável. Nossos objetivos principais são: propor e analisar uma arquitetura de memória cache com associatividade reconfigurável/variável. Apresentamos a taxa de erro da execução de algumas cargas de trabalho reais representadas por traces obtidos do BYU Trace Distribution Center. Analisamos o desempenho da arquitetura proposta através de comparação das taxas de erro obtidas através da simulação da arquitetura e de caches associativas por conjunto. Além disso, analisamos o espaço necessário para armazenar as tags na cache. Nossa principal contribuição é a proposta de uma arquitetura de memória cache com associatividade reconfigurável/variável capaz de se adaptar às diferentes cargas de trabalho.\",\"PeriodicalId\":103064,\"journal\":{\"name\":\"Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)\",\"volume\":\"2 1\",\"pages\":\"0\"},\"PeriodicalIF\":0.0000,\"publicationDate\":\"2004-10-27\",\"publicationTypes\":\"Journal Article\",\"fieldsOfStudy\":null,\"isOpenAccess\":false,\"openAccessPdf\":\"\",\"citationCount\":\"1\",\"resultStr\":null,\"platform\":\"Semanticscholar\",\"paperid\":null,\"PeriodicalName\":\"Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)\",\"FirstCategoryId\":\"1085\",\"ListUrlMain\":\"https://doi.org/10.5753/wscad.2004.19000\",\"RegionNum\":0,\"RegionCategory\":null,\"ArticlePicture\":[],\"TitleCN\":null,\"AbstractTextCN\":null,\"PMCID\":null,\"EPubDate\":\"\",\"PubModel\":\"\",\"JCR\":\"\",\"JCRName\":\"\",\"Score\":null,\"Total\":0}","platform":"Semanticscholar","paperid":null,"PeriodicalName":"Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)","FirstCategoryId":"1085","ListUrlMain":"https://doi.org/10.5753/wscad.2004.19000","RegionNum":0,"RegionCategory":null,"ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":null,"EPubDate":"","PubModel":"","JCR":"","JCRName":"","Score":null,"Total":0}

引用次数: 1

摘要

在本文中，我们提出了一种具有可重构关联的缓存体系结构。我们的主要目标是:提出并分析一种具有可重构/可变关联的缓存架构。我们给出了一些实际工作负载执行的错误率，这些工作负载由BYU跟踪分布中心获得的跟踪表示。通过比较仿真体系结构和关联缓存的错误率，分析了所提出的体系结构的性能。此外，我们分析了在缓存中存储标记所需的空间。我们的主要贡献是提出了一种具有可重构/可变关联的缓存架构，能够适应不同的工作负载。

本文章由计算机程序翻译，如有差异，请以英文原文为准。

查看原文

微信好友朋友圈 QQ好友复制链接

本刊更多论文

Arquitetura de Cache com Associatividade Reconfigurável

Neste artigo apresentamos uma arquitetura de cache com associatividade reconfigurável. Nossos objetivos principais são: propor e analisar uma arquitetura de memória cache com associatividade reconfigurável/variável. Apresentamos a taxa de erro da execução de algumas cargas de trabalho reais representadas por traces obtidos do BYU Trace Distribution Center. Analisamos o desempenho da arquitetura proposta através de comparação das taxas de erro obtidas através da simulação da arquitetura e de caches associativas por conjunto. Além disso, analisamos o espaço necessário para armazenar as tags na cache. Nossa principal contribuição é a proposta de uma arquitetura de memória cache com associatividade reconfigurável/variável capaz de se adaptar às diferentes cargas de trabalho.

求助全文

通过发布文献求助，成功后即可免费获取论文全文。去求助

来源期刊

Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)

自引率

0.00%

发文量