Análise do Desempenho de uma Arquitetura Paralela de Processadores DSP para Reconstrução de Imagens Tomográficas com Diferentes Algoritmos de Comunicação Entre os Processos

Este trabalho apresenta a análise de desempenho de uma arquitetura multiprocessadora composta de Processadores Digitais de Sinais (DSP) da Texas lnstruments TMS320C40 operando sob diferentes algoritmos de comunicação entre processos. Esta arquitetura foi organizada para a reconstrução tridimensional de cortes tomográficos e testes foram realizados com dados obtidos de um minitomógrafo® de solos da Embrapa Instrumentação Agropecuária. Foram utilizados até 4 processadores TMS320C40 acoplados a módulos TIM-40 em uma placa HEPC2E. No desenvolvimento do software utilizou-se uma combinação das ferramentas Code Composer da Texas lnstruments, da linguagem C Paralela da 3L e do Borland Builder C++. As tarefas de reconstrução 2D e 3D foram distribuídas entre os processadores e utilizou-se a memória cache dos processadores para diminuição das taxa de perda e aumento do poder de processamento e da velocidade do sistema. Também utilizou-se algoritmos de particionamento das matrizes de reconstrução para minimizar os custos de comunicação entre as tarefas alocadas nos diferentes processadores de modo a se obter melhor desempenho.