{"title":"基于磁畴壁多数门的自旋电子逻辑电路的研制","authors":"June-Seo Kim, Jaehun Cho","doi":"10.4283/jkms.2023.33.5.184","DOIUrl":null,"url":null,"abstract":"자구벽 이동형 다수결 게이트는 3개의 자구벽 입력단과 1개의 출력단으로 구성되어 있으며, 다수의 입력된 자구벽이 출력으로 나오는 형태이기 때문에 입력의 형태에 따라서 AND 게이트와 OR 게이트 모두를 표현할 수 있다. 특히 전류인가 자구벽 이동현상을 기반으로 하기 때문에 최종적인 목적은 기존의 실리콘 기반의 CMOS 보다 전력소모가 적은 논리 회로를 구현하는 것이다. 본 연구에서는 전류인가 자구벽 이동 기반 논리 소자의 구성 및 소자를 제작하기 위한 다양한 방법에 대해서 소개한다. 특히 다수결 게이트 및 NOT 게이트 구현을 위한 소자 제작 공정에 대한 자성 다층 박막의 구성에 대해서 논의한다. 뿐만 아니라 3차원 구조로 이루어진 자구벽 이동 기반 NOT 게이트를 제작하는 공정 방법을 소개한다.","PeriodicalId":42623,"journal":{"name":"Journal of the Korean Magnetics Society","volume":null,"pages":null},"PeriodicalIF":0.2000,"publicationDate":"2023-10-31","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":"0","resultStr":"{\"title\":\"Spintronic Logic Circuit Developments Based on the Magnetic Domain Wall Majority Gates\",\"authors\":\"June-Seo Kim, Jaehun Cho\",\"doi\":\"10.4283/jkms.2023.33.5.184\",\"DOIUrl\":null,\"url\":null,\"abstract\":\"자구벽 이동형 다수결 게이트는 3개의 자구벽 입력단과 1개의 출력단으로 구성되어 있으며, 다수의 입력된 자구벽이 출력으로 나오는 형태이기 때문에 입력의 형태에 따라서 AND 게이트와 OR 게이트 모두를 표현할 수 있다. 특히 전류인가 자구벽 이동현상을 기반으로 하기 때문에 최종적인 목적은 기존의 실리콘 기반의 CMOS 보다 전력소모가 적은 논리 회로를 구현하는 것이다. 본 연구에서는 전류인가 자구벽 이동 기반 논리 소자의 구성 및 소자를 제작하기 위한 다양한 방법에 대해서 소개한다. 특히 다수결 게이트 및 NOT 게이트 구현을 위한 소자 제작 공정에 대한 자성 다층 박막의 구성에 대해서 논의한다. 뿐만 아니라 3차원 구조로 이루어진 자구벽 이동 기반 NOT 게이트를 제작하는 공정 방법을 소개한다.\",\"PeriodicalId\":42623,\"journal\":{\"name\":\"Journal of the Korean Magnetics Society\",\"volume\":null,\"pages\":null},\"PeriodicalIF\":0.2000,\"publicationDate\":\"2023-10-31\",\"publicationTypes\":\"Journal Article\",\"fieldsOfStudy\":null,\"isOpenAccess\":false,\"openAccessPdf\":\"\",\"citationCount\":\"0\",\"resultStr\":null,\"platform\":\"Semanticscholar\",\"paperid\":null,\"PeriodicalName\":\"Journal of the Korean Magnetics Society\",\"FirstCategoryId\":\"1085\",\"ListUrlMain\":\"https://doi.org/10.4283/jkms.2023.33.5.184\",\"RegionNum\":0,\"RegionCategory\":null,\"ArticlePicture\":[],\"TitleCN\":null,\"AbstractTextCN\":null,\"PMCID\":null,\"EPubDate\":\"\",\"PubModel\":\"\",\"JCR\":\"Q4\",\"JCRName\":\"PHYSICS, APPLIED\",\"Score\":null,\"Total\":0}","platform":"Semanticscholar","paperid":null,"PeriodicalName":"Journal of the Korean Magnetics Society","FirstCategoryId":"1085","ListUrlMain":"https://doi.org/10.4283/jkms.2023.33.5.184","RegionNum":0,"RegionCategory":null,"ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":null,"EPubDate":"","PubModel":"","JCR":"Q4","JCRName":"PHYSICS, APPLIED","Score":null,"Total":0}
Spintronic Logic Circuit Developments Based on the Magnetic Domain Wall Majority Gates
자구벽 이동형 다수결 게이트는 3개의 자구벽 입력단과 1개의 출력단으로 구성되어 있으며, 다수의 입력된 자구벽이 출력으로 나오는 형태이기 때문에 입력의 형태에 따라서 AND 게이트와 OR 게이트 모두를 표현할 수 있다. 특히 전류인가 자구벽 이동현상을 기반으로 하기 때문에 최종적인 목적은 기존의 실리콘 기반의 CMOS 보다 전력소모가 적은 논리 회로를 구현하는 것이다. 본 연구에서는 전류인가 자구벽 이동 기반 논리 소자의 구성 및 소자를 제작하기 위한 다양한 방법에 대해서 소개한다. 특히 다수결 게이트 및 NOT 게이트 구현을 위한 소자 제작 공정에 대한 자성 다층 박막의 구성에 대해서 논의한다. 뿐만 아니라 3차원 구조로 이루어진 자구벽 이동 기반 NOT 게이트를 제작하는 공정 방법을 소개한다.
京公网安备 11010802042870号
京ICP备2023020795号-1
分享
求助内容：
应助结果提醒方式：
扫码关注我们
