RISC-V处理器软错误防护新范式：流水线内冗余架构深度解析 | MDPI JLPEA

本文探讨了在先进制程技术下，单粒子翻转引发的软错误对高可靠计算系统的挑战。传统容错方案如三模冗余虽能实现故障屏蔽，但存在面积增加和频率下降的问题。斯洛伐克技术大学的Pavel Čičák教授团队提出了一种新型容错架构“流水线内处理器保护”，通过将冗余机制与处理器流水线深度耦合，实现了兼顾性能、功耗与可靠性的软错误防护。实验表明，该架构在SEU屏蔽率、主频和面积等方面均优于传统方案，并通过了ISO 26262工具认证，应用于自动驾驶和航天任务。下一代架构将进一步融合异构冗余执行单元与光子互连容错NoC，提升软错误免疫能力。