Implementación en FPGA de filtros digitales IIR selectivos en frecuencia con fines didácticos

Abstract

El presente artículo presenta la metodología para implementar un filtro digital de tipo IIR de segundo orden en un FPGA. El chip es un XC6SLX16-Spartan-6 integrado en una tarjeta de desarrollo Avanxe, la cual incluye un PSoC con un convertidor analógico- digital y digital-analógico. El filtro digital es programado en lenguaje VHDL usando una Máquina de Estados Finita (FSM). El desempeño del filtro se comprobó en una aplicación didáctica para filtrar señales por arriba de los 100 Hz, en donde en comparación con una simulación con el software Matlab, la propuesta presentó una exactitud del 99.8%.