Testing Methodology for a GF(2) Coprocessor Méthodologie de test pour un coprocesseur GF(2)

R. Tervo
{"title":"Testing Methodology for a GF(2) Coprocessor Méthodologie de test pour un coprocesseur GF(2)","authors":"R. Tervo","doi":"10.1109/CJECE.2019.2961477","DOIUrl":null,"url":null,"abstract":"A custom hardware coprocessor is described to improve the efficiency of applications using arithmetic in the Galois field GF(2) and the extension fields GF( $2^{m}$ ). The evaluation of such processor enhancements requires a variety of test exercises based on GF(2) arithmetic. Various test procedures are presented, which leverage the properties of finite fields to exercise the GF(2) arithmetic coprocessor incorporated with a 32-bit field-programmable gate array (FPGA)-based soft processor (Nios II). Up to 60 times speed improvement was achieved in typical calculations using the coprocessor. Résumé—Un coprocesseur personnalisé a été décrit pour améliorer l’efficacité des applications utilisant l’arithmétique en extension de Galois GF(2) et l’extension de corps GF(2m). L’évaluation des améliorations d’un tel processeur nécessite une variété d’exercices tests qui se basent sur l’arithmétique de GF(2). De nombreux tests de procédures ont été présentés, ils exploitent les propriétés des corps finis afin d’exercer le coprocesseur arithmétique GF(2). Ce dernier a été incorporé sur une matrice de portes programmables par l’utilisateur (FPGA) à 32 bits en se basant sur un processeur embarqué (Nios II). La vitesse des calculs a été améliorée jusqu’à 60 fois en utilisant le processeur.","PeriodicalId":55287,"journal":{"name":"Canadian Journal of Electrical and Computer Engineering-Revue Canadienne De Genie Electrique et Informatique","volume":null,"pages":null},"PeriodicalIF":1.7000,"publicationDate":"2020-01-01","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"https://sci-hub-pdf.com/10.1109/CJECE.2019.2961477","citationCount":"0","resultStr":null,"platform":"Semanticscholar","paperid":null,"PeriodicalName":"Canadian Journal of Electrical and Computer Engineering-Revue Canadienne De Genie Electrique et Informatique","FirstCategoryId":"1085","ListUrlMain":"https://doi.org/10.1109/CJECE.2019.2961477","RegionNum":0,"RegionCategory":null,"ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":null,"EPubDate":"","PubModel":"","JCR":"Q2","JCRName":"Engineering","Score":null,"Total":0}
引用次数: 0

Abstract

A custom hardware coprocessor is described to improve the efficiency of applications using arithmetic in the Galois field GF(2) and the extension fields GF( $2^{m}$ ). The evaluation of such processor enhancements requires a variety of test exercises based on GF(2) arithmetic. Various test procedures are presented, which leverage the properties of finite fields to exercise the GF(2) arithmetic coprocessor incorporated with a 32-bit field-programmable gate array (FPGA)-based soft processor (Nios II). Up to 60 times speed improvement was achieved in typical calculations using the coprocessor. Résumé—Un coprocesseur personnalisé a été décrit pour améliorer l’efficacité des applications utilisant l’arithmétique en extension de Galois GF(2) et l’extension de corps GF(2m). L’évaluation des améliorations d’un tel processeur nécessite une variété d’exercices tests qui se basent sur l’arithmétique de GF(2). De nombreux tests de procédures ont été présentés, ils exploitent les propriétés des corps finis afin d’exercer le coprocesseur arithmétique GF(2). Ce dernier a été incorporé sur une matrice de portes programmables par l’utilisateur (FPGA) à 32 bits en se basant sur un processeur embarqué (Nios II). La vitesse des calculs a été améliorée jusqu’à 60 fois en utilisant le processeur.
查看原文
分享 分享
微信好友 朋友圈 QQ好友 复制链接
本刊更多论文
GF(2)协处理器的试验方法
描述了一个自定义硬件协处理器,以提高应用程序的效率,使用算术在伽罗瓦场GF(2)和扩展场GF($2^{m}$)。对这种处理器增强的评估需要基于GF(2)算术的各种测试练习。提出了各种测试程序,利用有限场的特性来练习GF(2)算术协处理器与基于32位现场可编程门阵列(FPGA)的软处理器(Nios II)合并,使用协处理器的典型计算速度可提高60倍。摘要-描述了一种自定义协处理器,使用伽罗瓦扩展算术GF(2)和体扩展GF(2m)来提高应用程序的效率。评估这样一个处理器的改进需要各种基于GF(2)算术的测试练习。提出了许多程序测试,它们利用有限元的性质来练习算术协处理器GF(2)。后者被集成到基于嵌入式处理器(Nios II)的32位用户可编程门阵列(FPGA)中,使用该处理器的计算速度提高了60倍。
本文章由计算机程序翻译,如有差异,请以英文原文为准。
求助全文
约1分钟内获得全文 去求助
来源期刊
自引率
0.00%
发文量
27
期刊介绍: The Canadian Journal of Electrical and Computer Engineering (ISSN-0840-8688), issued quarterly, has been publishing high-quality refereed scientific papers in all areas of electrical and computer engineering since 1976
期刊最新文献
Design and Construction of an Advanced Tracking Wheel for Insulator Materials Testing Implementation of Ultrahigh-Speed Decimators Noncoherent Distributed Beamforming in Decentralized Two-Way Relay Networks Fetal ECG Extraction Using Input-Mode and Output-Mode Adaptive Filters With Blind Source Separation Design Consideration to Achieve Wide-Speed-Range Operation in a Switched Reluctance Motor
×
引用
GB/T 7714-2015
复制
MLA
复制
APA
复制
导出至
BibTeX EndNote RefMan NoteFirst NoteExpress
×
×
提示
您的信息不完整,为了账户安全,请先补充。
现在去补充
×
提示
您因"违规操作"
具体请查看互助需知
我知道了
×
提示
现在去查看 取消
×
提示
确定
0
微信
客服QQ
Book学术公众号 扫码关注我们
反馈
×
意见反馈
请填写您的意见或建议
请填写您的手机或邮箱
已复制链接
已复制链接
快去分享给好友吧!
我知道了
×
扫码分享
扫码分享
Book学术官方微信
Book学术文献互助
Book学术文献互助群
群 号:481959085
Book学术
文献互助 智能选刊 最新文献 互助须知 联系我们:info@booksci.cn
Book学术提供免费学术资源搜索服务,方便国内外学者检索中英文文献。致力于提供最便捷和优质的服务体验。
Copyright © 2023 Book学术 All rights reserved.
ghs 京公网安备 11010802042870号 京ICP备2023020795号-1