Pub Date : 2003-11-10DOI: 10.5753/wscad.2003.19109
Nilton Cézar de Paula, José Vieira da Costa Neto, L. Sato
O processamento paralelo e distribuído é uma alternativa para melhorar o desempenho de consultas sobre um data warehouse. Ultimamente, vem-se dando ênfase ao uso da técnica de agrupamento prévio no processamento de consultas com agregados em sistemas centralizados. A sua aplicação permite maior eficiência no processamento da consulta, com a execução do agrupamento antes da junção. Neste trabalho, propõe-se uma arquitetura de software para a execução de consultas com agregados explorando o paralelismo e o agrupamento prévio. Essa arquitetura traz novos recursos ao CDBS (Concurrent Database System) e viabiliza um ambiente para a análise de consultas com agregados. Os resultados mostram que a aplicação do agrupamento prévio num ambiente paralelo pode diminuir o tempo de execução da consulta e os acessos a disco. Porém, essa técnica deve ser evitada quando o número de grupos gerados por uma consulta é muito grande. Para tanto, deve-se identificar quando essas situações ocorrem utilizando-se algum critério, por exemplo, estimar custos.
{"title":"Uma Arquitetura para o Processamento de Consultas com Agregados","authors":"Nilton Cézar de Paula, José Vieira da Costa Neto, L. Sato","doi":"10.5753/wscad.2003.19109","DOIUrl":"https://doi.org/10.5753/wscad.2003.19109","url":null,"abstract":"O processamento paralelo e distribuído é uma alternativa para melhorar o desempenho de consultas sobre um data warehouse. Ultimamente, vem-se dando ênfase ao uso da técnica de agrupamento prévio no processamento de consultas com agregados em sistemas centralizados. A sua aplicação permite maior eficiência no processamento da consulta, com a execução do agrupamento antes da junção. Neste trabalho, propõe-se uma arquitetura de software para a execução de consultas com agregados explorando o paralelismo e o agrupamento prévio. Essa arquitetura traz novos recursos ao CDBS (Concurrent Database System) e viabiliza um ambiente para a análise de consultas com agregados. Os resultados mostram que a aplicação do agrupamento prévio num ambiente paralelo pode diminuir o tempo de execução da consulta e os acessos a disco. Porém, essa técnica deve ser evitada quando o número de grupos gerados por uma consulta é muito grande. Para tanto, deve-se identificar quando essas situações ocorrem utilizando-se algum critério, por exemplo, estimar custos.","PeriodicalId":421975,"journal":{"name":"Anais do IV Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2003)","volume":"76 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2003-11-10","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"115019571","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
Pub Date : 2003-11-10DOI: 10.5753/wscad.2003.19111
G. Cavalheiro, Lucas Correia Villa Real, Evandro Clivatti Dall'Agnol
Um dos maiores problemas ligados à programação concorrente (ou paralela) não está relacionado somente à questão da identificação da concorrência do problema, mas também à exploração eficiente do paralelismo do hardware disponível. Neste sentido, diversos ambientes de programação/execução buscam realizar o mapeamento da concorrência do programa em execução ao paralelismo real da arquitetura sobre a qual a execução está se desenvolvendo. Em geral, estes ambientes apoiam-se em técnicas de escalonamento e modelos de programação. Neste trabalho é apresentada uma interface de programação, baseada no padrão threads POSIX, voltada à descrição da concorrência em aplicações e o núcleo executivo associado.
{"title":"Uma Biblioteca de Processos Leves para a Implementação de Aplicações Altamente Paralelas","authors":"G. Cavalheiro, Lucas Correia Villa Real, Evandro Clivatti Dall'Agnol","doi":"10.5753/wscad.2003.19111","DOIUrl":"https://doi.org/10.5753/wscad.2003.19111","url":null,"abstract":"Um dos maiores problemas ligados à programação concorrente (ou paralela) não está relacionado somente à questão da identificação da concorrência do problema, mas também à exploração eficiente do paralelismo do hardware disponível. Neste sentido, diversos ambientes de programação/execução buscam realizar o mapeamento da concorrência do programa em execução ao paralelismo real da arquitetura sobre a qual a execução está se desenvolvendo. Em geral, estes ambientes apoiam-se em técnicas de escalonamento e modelos de programação. Neste trabalho é apresentada uma interface de programação, baseada no padrão threads POSIX, voltada à descrição da concorrência em aplicações e o núcleo executivo associado.","PeriodicalId":421975,"journal":{"name":"Anais do IV Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2003)","volume":" 776","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2003-11-10","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"120829227","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
Pub Date : 2003-11-10DOI: 10.5753/wscad.2003.19098
R. Righi, P. Navaux, Marcelo Pasin
Aglomerados de computadores são freqüentemente utilizados como arquitetura de suporte ao processamento de alto desempenho. Os computadores nesta arquitetura se comunicam através de trocas de mensagens e existe atualmente pesquisa para torná-las mais eficientes. Em 1997, foi especificada a Arquitetura de lnterface Virtual (VIA) [5]. VIA é uma interface de programação que possibilita a implementação eficiente de bibliotecas de comunicação. Baseada na arquitetura VIA, foi construída a biblioteca para comunicação assíncrona libVIP [16]. Esta biblioteca foi implementada usando a camada de rede padrão de sistemas POSIX. Ela possibilita a execução de programas paralelos escritos para a interface VIA em quaisquer aglomerados de computadores, mesmo naqueles que não possuem interfaces de rede que seguem este padrão. O presente artigo tem por objetivo apresentar a implememação da libVIP e descrever duas aplicações desenvolvidas para avaliá-la.
{"title":"libVIP: Arquitetura de Interface Virtual (VIA) sobre TCP/IP","authors":"R. Righi, P. Navaux, Marcelo Pasin","doi":"10.5753/wscad.2003.19098","DOIUrl":"https://doi.org/10.5753/wscad.2003.19098","url":null,"abstract":"Aglomerados de computadores são freqüentemente utilizados como arquitetura de suporte ao processamento de alto desempenho. Os computadores nesta arquitetura se comunicam através de trocas de mensagens e existe atualmente pesquisa para torná-las mais eficientes. Em 1997, foi especificada a Arquitetura de lnterface Virtual (VIA) [5]. VIA é uma interface de programação que possibilita a implementação eficiente de bibliotecas de comunicação. Baseada na arquitetura VIA, foi construída a biblioteca para comunicação assíncrona libVIP [16]. Esta biblioteca foi implementada usando a camada de rede padrão de sistemas POSIX. Ela possibilita a execução de programas paralelos escritos para a interface VIA em quaisquer aglomerados de computadores, mesmo naqueles que não possuem interfaces de rede que seguem este padrão. O presente artigo tem por objetivo apresentar a implememação da libVIP e descrever duas aplicações desenvolvidas para avaliá-la.","PeriodicalId":421975,"journal":{"name":"Anais do IV Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2003)","volume":"192 ","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2003-11-10","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"120868257","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
Pub Date : 2003-11-10DOI: 10.5753/wscad.2003.19101
Christiane V. Pousa, Dulcinéia O. da Penha, C. Martins
Este trabalho apresenta um software que suporta a construção de aplicações em Java baseadas no modelo de programação com variáveis compartilhadas executando em ambientes distribuídos. VSObjects é um VSM (Virtual Shared Memory) baseado em objetos, desenvolvido em Java. O nosso principal objetivo é propor, implementar e verificar o VSObjects, analisar o uso e o desempenho do VSObjects através da convolução de imagem paralela comparando com a versão seqüencial da convolução e a implementação usando somente RMI (Remote Method lnvocation). A principal contribuição deste trabalho é a implementação do VSObjects. Outras contribuições são as implementações da convolução de imagens no modelo distribuído e no modelo seqüencial, e a análise dos resultados obtidos com as diferentes implementações.
{"title":"VSObjects: Middleware para Gerenciamento de Objetos Virtualmente Compartilhados","authors":"Christiane V. Pousa, Dulcinéia O. da Penha, C. Martins","doi":"10.5753/wscad.2003.19101","DOIUrl":"https://doi.org/10.5753/wscad.2003.19101","url":null,"abstract":"Este trabalho apresenta um software que suporta a construção de aplicações em Java baseadas no modelo de programação com variáveis compartilhadas executando em ambientes distribuídos. VSObjects é um VSM (Virtual Shared Memory) baseado em objetos, desenvolvido em Java. O nosso principal objetivo é propor, implementar e verificar o VSObjects, analisar o uso e o desempenho do VSObjects através da convolução de imagem paralela comparando com a versão seqüencial da convolução e a implementação usando somente RMI (Remote Method lnvocation). A principal contribuição deste trabalho é a implementação do VSObjects. Outras contribuições são as implementações da convolução de imagens no modelo distribuído e no modelo seqüencial, e a análise dos resultados obtidos com as diferentes implementações.","PeriodicalId":421975,"journal":{"name":"Anais do IV Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2003)","volume":"68 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2003-11-10","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"121719104","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
Pub Date : 2003-11-10DOI: 10.5753/wscad.2003.19104
Fernando Líbio L. Almeida, A. F. D. Souza, Christian Daros de Freitas, Neyval Costa Reis Jr.
Neste trabalho apresentamos resultados experimentais que mostram o forte impacto da latência das instruções e da hierarquia da memória no desempenho da arquitetura DTSVLIW. A latência das instruções reduz o desempenho DTSVLIW quando executando programas inteiros do SPEC2000 em 32.0% e, surpreendentemente, em apenas 6.2% no caso de programas de ponto flutuante, muito embora os últimos requeiram a execução de um número muito maior de instruções com altas latências. A latência da hierarquia de memória tem um forte impacto no desempenho da DTSVLIW para programas inteiros - redução de 22,1% - mas ainda maior para programas de ponto flutuante - redução de 85.5%. Estes resultados sugerem trabalhos futuros em técnicas para redução do impacto da latência no desempenho DTSVLIW.
{"title":"O Efeito da Latência no Desempenho da Arquitetura DTSVLIW","authors":"Fernando Líbio L. Almeida, A. F. D. Souza, Christian Daros de Freitas, Neyval Costa Reis Jr.","doi":"10.5753/wscad.2003.19104","DOIUrl":"https://doi.org/10.5753/wscad.2003.19104","url":null,"abstract":"Neste trabalho apresentamos resultados experimentais que mostram o forte impacto da latência das instruções e da hierarquia da memória no desempenho da arquitetura DTSVLIW. A latência das instruções reduz o desempenho DTSVLIW quando executando programas inteiros do SPEC2000 em 32.0% e, surpreendentemente, em apenas 6.2% no caso de programas de ponto flutuante, muito embora os últimos requeiram a execução de um número muito maior de instruções com altas latências. A latência da hierarquia de memória tem um forte impacto no desempenho da DTSVLIW para programas inteiros - redução de 22,1% - mas ainda maior para programas de ponto flutuante - redução de 85.5%. Estes resultados sugerem trabalhos futuros em técnicas para redução do impacto da latência no desempenho DTSVLIW.","PeriodicalId":421975,"journal":{"name":"Anais do IV Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2003)","volume":"26 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2003-11-10","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"124563103","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
Pub Date : 2003-11-10DOI: 10.5753/wscad.2003.19103
W. Staehler, G. D. Pizzol
Simulação é o método mais usado e eficiente para projeto de novos processadores. Através dela podemos reproduzir e considerar os parâmetros e variáveis de uma arquitetura real, como por exemplo, arquiteturas superescalares. Com este intuito foi desenvolvido o software de gerenciamemo de simulações Extended SimMan. Esta ferramenta é uma interface gráfica para os simuladores do SimpleScalar Tool Set, gerando arquivos de configuração e gerenciando as simulações em diferentes máquinas e extraindo os dados de interesse dos arquivos de resultados e apresentando-os em gráfico e tabela. O Extended SimMan pode utilizar as máquinas de uma rede para executar as simulações, e também os nodos de um cluster, através do software de gerenciamento de clusters CCS. A idéia, afinal, é tomar o processo de simulação o mais simples e transparente possível ao usuário final, mascarando os vários programas envolvidos bem como os formatos dos arquivos utilizados e reduzindo drasticamente o ônus no lançamento de simulações que levam muitas vezes mais de 24 horas de duração.
{"title":"Integração Extended SimMan Tool & CCS-Simulação de Arquiteturas Superescalares em Clusters","authors":"W. Staehler, G. D. Pizzol","doi":"10.5753/wscad.2003.19103","DOIUrl":"https://doi.org/10.5753/wscad.2003.19103","url":null,"abstract":"Simulação é o método mais usado e eficiente para projeto de novos processadores. Através dela podemos reproduzir e considerar os parâmetros e variáveis de uma arquitetura real, como por exemplo, arquiteturas superescalares. Com este intuito foi desenvolvido o software de gerenciamemo de simulações Extended SimMan. Esta ferramenta é uma interface gráfica para os simuladores do SimpleScalar Tool Set, gerando arquivos de configuração e gerenciando as simulações em diferentes máquinas e extraindo os dados de interesse dos arquivos de resultados e apresentando-os em gráfico e tabela. O Extended SimMan pode utilizar as máquinas de uma rede para executar as simulações, e também os nodos de um cluster, através do software de gerenciamento de clusters CCS. A idéia, afinal, é tomar o processo de simulação o mais simples e transparente possível ao usuário final, mascarando os vários programas envolvidos bem como os formatos dos arquivos utilizados e reduzindo drasticamente o ônus no lançamento de simulações que levam muitas vezes mais de 24 horas de duração.","PeriodicalId":421975,"journal":{"name":"Anais do IV Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2003)","volume":"33 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2003-11-10","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"124938030","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
Pub Date : 2003-11-10DOI: 10.5753/wscad.2003.19106
F. Pereira, E. D. Moreno
A segurança nas transmissões de informações torna-se cada vez mais importante, exigindo que novas técnicas e algoritmos de criptografia de informações sejam desenvolvidos para promover um ambiente de transmissão seguro. Para muitas aplicações não só a segurança é prioridade no fundamento do algoritmo utilizado, mas também a velocidade do processo de cifragem e decifragem. Este artigo destaca o algoritmo de criptografia DES e sua descrição em VHDL. O Data EnCryption Standard (DES) - é um padrão criptográfico criado em 1977 através de uma licitação aberta pela antiga Agência Nacional de Segurança americana National Security Agency (NSA). Neste artigo, é definido seu funcionamento, discutindo as metadologias de implementação em hardware, propondo uma otimização para a metodologia mais utilizada por projetistas hardware. Os resultados obtidos são importantes para a conclusão da primeira fase do projeto de um criptoprocessador. Estatísticas de desempenho temporal e espacial são geradas para a comparação entre as metodologias, discutindo a otimização obtida.
{"title":"Otimização em VHDL e Desempenho em FPGAs do Algoritmo de Criptografia DES","authors":"F. Pereira, E. D. Moreno","doi":"10.5753/wscad.2003.19106","DOIUrl":"https://doi.org/10.5753/wscad.2003.19106","url":null,"abstract":"A segurança nas transmissões de informações torna-se cada vez mais importante, exigindo que novas técnicas e algoritmos de criptografia de informações sejam desenvolvidos para promover um ambiente de transmissão seguro. Para muitas aplicações não só a segurança é prioridade no fundamento do algoritmo utilizado, mas também a velocidade do processo de cifragem e decifragem. Este artigo destaca o algoritmo de criptografia DES e sua descrição em VHDL. O Data EnCryption Standard (DES) - é um padrão criptográfico criado em 1977 através de uma licitação aberta pela antiga Agência Nacional de Segurança americana National Security Agency (NSA). Neste artigo, é definido seu funcionamento, discutindo as metadologias de implementação em hardware, propondo uma otimização para a metodologia mais utilizada por projetistas hardware. Os resultados obtidos são importantes para a conclusão da primeira fase do projeto de um criptoprocessador. Estatísticas de desempenho temporal e espacial são geradas para a comparação entre as metodologias, discutindo a otimização obtida.","PeriodicalId":421975,"journal":{"name":"Anais do IV Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2003)","volume":"13 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2003-11-10","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"132997402","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
Pub Date : 2003-11-10DOI: 10.5753/wscad.2003.19107
M. F. L. Pereira, P. E. Cruvinel, J. H. Saito, Edson Roberto Minatel, L. F. Costa, Jorge Luiz e Silva
Este trabalho apresenta a análise de desempenho de uma arquitetura multiprocessadora composta de Processadores Digitais de Sinais (DSP) da Texas lnstruments TMS320C40 operando sob diferentes algoritmos de comunicação entre processos. Esta arquitetura foi organizada para a reconstrução tridimensional de cortes tomográficos e testes foram realizados com dados obtidos de um minitomógrafo® de solos da Embrapa Instrumentação Agropecuária. Foram utilizados até 4 processadores TMS320C40 acoplados a módulos TIM-40 em uma placa HEPC2E. No desenvolvimento do software utilizou-se uma combinação das ferramentas Code Composer da Texas lnstruments, da linguagem C Paralela da 3L e do Borland Builder C++. As tarefas de reconstrução 2D e 3D foram distribuídas entre os processadores e utilizou-se a memória cache dos processadores para diminuição das taxa de perda e aumento do poder de processamento e da velocidade do sistema. Também utilizou-se algoritmos de particionamento das matrizes de reconstrução para minimizar os custos de comunicação entre as tarefas alocadas nos diferentes processadores de modo a se obter melhor desempenho.
{"title":"Análise do Desempenho de uma Arquitetura Paralela de Processadores DSP para Reconstrução de Imagens Tomográficas com Diferentes Algoritmos de Comunicação Entre os Processos","authors":"M. F. L. Pereira, P. E. Cruvinel, J. H. Saito, Edson Roberto Minatel, L. F. Costa, Jorge Luiz e Silva","doi":"10.5753/wscad.2003.19107","DOIUrl":"https://doi.org/10.5753/wscad.2003.19107","url":null,"abstract":"Este trabalho apresenta a análise de desempenho de uma arquitetura multiprocessadora composta de Processadores Digitais de Sinais (DSP) da Texas lnstruments TMS320C40 operando sob diferentes algoritmos de comunicação entre processos. Esta arquitetura foi organizada para a reconstrução tridimensional de cortes tomográficos e testes foram realizados com dados obtidos de um minitomógrafo® de solos da Embrapa Instrumentação Agropecuária. Foram utilizados até 4 processadores TMS320C40 acoplados a módulos TIM-40 em uma placa HEPC2E. No desenvolvimento do software utilizou-se uma combinação das ferramentas Code Composer da Texas lnstruments, da linguagem C Paralela da 3L e do Borland Builder C++. As tarefas de reconstrução 2D e 3D foram distribuídas entre os processadores e utilizou-se a memória cache dos processadores para diminuição das taxa de perda e aumento do poder de processamento e da velocidade do sistema. Também utilizou-se algoritmos de particionamento das matrizes de reconstrução para minimizar os custos de comunicação entre as tarefas alocadas nos diferentes processadores de modo a se obter melhor desempenho.","PeriodicalId":421975,"journal":{"name":"Anais do IV Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2003)","volume":"29 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2003-11-10","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"127904422","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
Pub Date : 2003-11-10DOI: 10.5753/wscad.2003.19113
Diego Kreutz, M. C. Cera, Marcelo Pasin, R. Righi
As aplicações desenvolvidas para ambientes de programação paralela e distribuída possuem seu desempenho diretamente relacionado ao da interface de comunicação utilizada para viabilizar sua execução. Uma vez que há a necessidade de comunicação entre os nós processadores que compõem o sistema, esta tarefa acaba, muitas vezes, sendo mais onerosa que o próprio tempo de processamenfo da aplicação paralela. Considerando tal aspecto, neste estudo foram realizadas comparações entre diferentes interfaces de comunicação, a fim de analisar a influência do uso destas no desempenho de uma aplicação específica.
{"title":"Comparativo entre Diferentes Interfaces de Comunicação para Programação Paralela","authors":"Diego Kreutz, M. C. Cera, Marcelo Pasin, R. Righi","doi":"10.5753/wscad.2003.19113","DOIUrl":"https://doi.org/10.5753/wscad.2003.19113","url":null,"abstract":"As aplicações desenvolvidas para ambientes de programação paralela e distribuída possuem seu desempenho diretamente relacionado ao da interface de comunicação utilizada para viabilizar sua execução. Uma vez que há a necessidade de comunicação entre os nós processadores que compõem o sistema, esta tarefa acaba, muitas vezes, sendo mais onerosa que o próprio tempo de processamenfo da aplicação paralela. Considerando tal aspecto, neste estudo foram realizadas comparações entre diferentes interfaces de comunicação, a fim de analisar a influência do uso destas no desempenho de uma aplicação específica.","PeriodicalId":421975,"journal":{"name":"Anais do IV Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2003)","volume":"11 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2003-11-10","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"121363111","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
京公网安备 11010802042870号
京ICP备2023020795号-1
扫码关注我们
求助内容：
应助结果提醒方式：