首页 > 最新文献

Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)最新文献

英文 中文
Comparação entre Métodos de Decomposição de Domínio e Decomposição de Dados na Solução de Sistemas de Equações 域分解方法与数据分解方法在方程组解中的比较
Pub Date : 2004-10-27 DOI: 10.5753/wscad.2004.19006
G. Galante, T. A. Diverio, A. Martinotto, Delcino Picinin Júnior, R. V. Dorneles, R. L. Rizzi
Neste trabalho é apresentado um estudo comparativo entre as abordagens de decomposição de dados e decomposição de domínio para a resolução em paralelo de sistemas de equações. As duas abordagens mostraram-se eficientes, com bons ganhos de desempenho na resolução de sistemas de equações. Nos testes efetuados a abordagem de decomposição de dados mostrou-se mais adequada para uma quantidade menor de processos, enquanto que a abordagem de decomposição de domínio mostrou-se mais escalável, comportando-se melhor com quantidades mais elevadas de processos.
本文对并行求解方程组的数据分解方法和域分解方法进行了比较研究。这两种方法都是有效的,在求解方程组方面有良好的性能增益。在测试中,数据分解方法被证明更适合于更少的过程,而域分解方法被证明更可伸缩,在更多的过程中表现更好。
{"title":"Comparação entre Métodos de Decomposição de Domínio e Decomposição de Dados na Solução de Sistemas de Equações","authors":"G. Galante, T. A. Diverio, A. Martinotto, Delcino Picinin Júnior, R. V. Dorneles, R. L. Rizzi","doi":"10.5753/wscad.2004.19006","DOIUrl":"https://doi.org/10.5753/wscad.2004.19006","url":null,"abstract":"Neste trabalho é apresentado um estudo comparativo entre as abordagens de decomposição de dados e decomposição de domínio para a resolução em paralelo de sistemas de equações. As duas abordagens mostraram-se eficientes, com bons ganhos de desempenho na resolução de sistemas de equações. Nos testes efetuados a abordagem de decomposição de dados mostrou-se mais adequada para uma quantidade menor de processos, enquanto que a abordagem de decomposição de domínio mostrou-se mais escalável, comportando-se melhor com quantidades mais elevadas de processos.","PeriodicalId":103064,"journal":{"name":"Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)","volume":"09 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2004-10-27","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"121213416","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
引用次数: 0
Uma abordagem de balanceamento de carga baseada em algoritmo de aprendizado de máquina genético 一种基于遗传机器学习算法的负载平衡方法
Pub Date : 2004-10-27 DOI: 10.5753/wscad.2004.19012
A. R. Pinto, M. R. Dantas
A utilização de agregados de computadores está cada vez mais presente no contexto computacional atual. Um dos grandes problemas de tais ambientes, muitas vezes, é a má utilização dos recursos computacionais. O módulo de escalonamento de processos é um importante componente para a melhoria de distribuição das cargas do sistema. Neste artigo, apresentamos uma abordagem de escalonamento dinâmico de processo baseada em sistemas classificadores. Sistemas classificadores são algoritmos de aprendizado de máquina, baseados em algoritmos genéticos, altamente adaptáveis. Em adição, apresentamos a implementação do pacote de software necessário para a execução dos testes, o qual é testado sob o paradigma de uma arquitetura mestre-escravo de agregados de computador. Nossos resultados experimentais demonstram um diferencial na capacidade de adaptação do sistema classificador mediante o ambiente sob qual está inserido.
在当前的计算环境中,计算机聚合的使用越来越多。这种环境的主要问题之一往往是计算资源的滥用。流程调度模块是改进系统负载分配的重要组成部分。在本文中,我们提出了一种基于分类系统的动态过程调度方法。分类系统是基于遗传算法的机器学习算法,具有高度的适应性。此外,我们还提出了执行测试所需的软件包的实现,并在计算机聚合的主从体系结构范式下进行了测试。我们的实验结果表明,分类器系统的适应能力取决于它所处的环境。
{"title":"Uma abordagem de balanceamento de carga baseada em algoritmo de aprendizado de máquina genético","authors":"A. R. Pinto, M. R. Dantas","doi":"10.5753/wscad.2004.19012","DOIUrl":"https://doi.org/10.5753/wscad.2004.19012","url":null,"abstract":"A utilização de agregados de computadores está cada vez mais presente no contexto computacional atual. Um dos grandes problemas de tais ambientes, muitas vezes, é a má utilização dos recursos computacionais. O módulo de escalonamento de processos é um importante componente para a melhoria de distribuição das cargas do sistema. Neste artigo, apresentamos uma abordagem de escalonamento dinâmico de processo baseada em sistemas classificadores. Sistemas classificadores são algoritmos de aprendizado de máquina, baseados em algoritmos genéticos, altamente adaptáveis. Em adição, apresentamos a implementação do pacote de software necessário para a execução dos testes, o qual é testado sob o paradigma de uma arquitetura mestre-escravo de agregados de computador. Nossos resultados experimentais demonstram um diferencial na capacidade de adaptação do sistema classificador mediante o ambiente sob qual está inserido.","PeriodicalId":103064,"journal":{"name":"Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)","volume":"1 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2004-10-27","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"128754021","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
引用次数: 0
Balanceamento de Carga nas Redes Inteligentes Distribuídas
Pub Date : 2004-10-27 DOI: 10.5753/wscad.2004.19010
N. L. O. Bodart, E. Durães, R. B. Soares, A. S. Garcia
Este artigo apresenta uma proposta para viabilizar a implementação de serviços banda larga nas Redes Inteligentes distribuídas, com a premissa de que a Arquitetura de Serviços é acessada por meio de um Gateway. Propõe-se a inclusão de um Serviço de Balanceamento de Carga Adaptativo por Demanda, recentemente implementado em um ORB compatível com o CORBA, The ACE ORB (TAO), para otimizar a escalabilidade e a vazão nos servidores e prover mais segurança às aplicações distribuídas.
本文提出了在分布式智能网络中实现宽带服务的建议,前提是服务体系结构是通过网关访问的。为了优化服务器的可伸缩性和吞吐量,并为分布式应用程序提供更多的安全性,我们提出了一种基于需求的自适应负载平衡服务,该服务最近在与CORBA兼容的ORB ACE ORB (TAO)中实现。
{"title":"Balanceamento de Carga nas Redes Inteligentes Distribuídas","authors":"N. L. O. Bodart, E. Durães, R. B. Soares, A. S. Garcia","doi":"10.5753/wscad.2004.19010","DOIUrl":"https://doi.org/10.5753/wscad.2004.19010","url":null,"abstract":"Este artigo apresenta uma proposta para viabilizar a implementação de serviços banda larga nas Redes Inteligentes distribuídas, com a premissa de que a Arquitetura de Serviços é acessada por meio de um Gateway. Propõe-se a inclusão de um Serviço de Balanceamento de Carga Adaptativo por Demanda, recentemente implementado em um ORB compatível com o CORBA, The ACE ORB (TAO), para otimizar a escalabilidade e a vazão nos servidores e prover mais segurança às aplicações distribuídas.","PeriodicalId":103064,"journal":{"name":"Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)","volume":"148 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2004-10-27","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"124627926","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
引用次数: 0
Escalonamento adaptativo ao uso da hierarquia de memória para máquinas multiprocessadas 多处理机器使用内存层次结构的自适应缩放
Pub Date : 2004-10-27 DOI: 10.5753/wscad.2004.18997
M. Pillon, Olivier Richard
A evolução da tecnologia empregada na fabricação das memórias é mais lenta do que as empregadas aos processadores. O acesso intensivo à hierarquia de memória neste tipo de máquina, provoca a queda do desempenho das aplicações. A monitoração das transações no barramento de memória permitiu estabelecer uma relação entre a taxa de acesso a este barramento e ao desempenho das aplicações. Esta monitoração foi feita através dos contadores de desempenho em hardware. Graças a esta relação tomou-se possível estimar o speed-up de uma aplicação durante a execução. Neste contexto, o projeto DRAC (aDaptive contRol system with hArdware performance Counters) propõe um sistema de controle adaptável que visa maximizar a utilização dos recursos baseado no relacionamento entre o uso da memória e o desempenho das aplicações. A estratégia de escalonamento de DRAC busca evitar a saturação no barramento de memória, permitindo o aumento de desempenho. Este artigo descreve o protótipo do sistema DRAC através de um estudo do relacionamento entre a utilização da hierarquia de memória e o speed-up em máquinas quadri-processadas.
用于制造存储器的技术的发展比用于处理器的技术要慢。在这种类型的机器中,对内存层次结构的密集访问会导致应用程序的性能下降。通过对内存总线事务的监控,可以建立对该总线的访问速率与应用程序性能之间的关系。这种监控是通过硬件性能计数器完成的。多亏了这个关系,我们才有可能在执行过程中估计应用程序的速度。在此背景下,DRAC项目(带硬件性能计数器的自适应控制系统)提出了一种基于内存使用和应用性能之间关系的自适应控制系统,旨在最大限度地利用资源。DRAC的调度策略旨在避免内存总线饱和,从而提高性能。本文通过研究四加工机器中内存层次结构的使用和加速之间的关系来描述DRAC系统的原型。
{"title":"Escalonamento adaptativo ao uso da hierarquia de memória para máquinas multiprocessadas","authors":"M. Pillon, Olivier Richard","doi":"10.5753/wscad.2004.18997","DOIUrl":"https://doi.org/10.5753/wscad.2004.18997","url":null,"abstract":"A evolução da tecnologia empregada na fabricação das memórias é mais lenta do que as empregadas aos processadores. O acesso intensivo à hierarquia de memória neste tipo de máquina, provoca a queda do desempenho das aplicações. A monitoração das transações no barramento de memória permitiu estabelecer uma relação entre a taxa de acesso a este barramento e ao desempenho das aplicações. Esta monitoração foi feita através dos contadores de desempenho em hardware. Graças a esta relação tomou-se possível estimar o speed-up de uma aplicação durante a execução. Neste contexto, o projeto DRAC (aDaptive contRol system with hArdware performance Counters) propõe um sistema de controle adaptável que visa maximizar a utilização dos recursos baseado no relacionamento entre o uso da memória e o desempenho das aplicações. A estratégia de escalonamento de DRAC busca evitar a saturação no barramento de memória, permitindo o aumento de desempenho. Este artigo descreve o protótipo do sistema DRAC através de um estudo do relacionamento entre a utilização da hierarquia de memória e o speed-up em máquinas quadri-processadas.","PeriodicalId":103064,"journal":{"name":"Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)","volume":"229 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2004-10-27","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"125490223","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
引用次数: 1
Chave Crossbar Reconfigurável para Implementação Dinâmica de Topologias em Redes de Interconexão de Dados 可重构的交叉条键,用于数据互连网络拓扑的动态实现
Pub Date : 2004-10-27 DOI: 10.5753/wscad.2004.19003
H.C.F. Freitas, C. Martins
O aumento de desempenho e flexibilidade dos equipamentos de rede é uma exigência que cresce a cada dia, decorrente do grande uso dos meios de comunicação de dados, principalmente a Internet. Por este motivo, nos últimos anos, as pesquisas envolvendo os equipamentos de rede têm se tornado freqüentes nas universidades e indústrias. Neste artigo descrevemos o projeto de uma chave crossbar para unidade de chaveamento de dados usando conceitos de computação reconfigurável na implementação dinâmica de topologias. Os resultados obtidos através de modelo em grafos e simulação foram comparados com uma chave crossbar tradicional como forma de verificação do aumento de desempenho e flexibilidade de interconexão e chaveamento de dados.
由于数据通信手段,特别是互联网的大量使用,提高网络设备的性能和灵活性是一个日益增长的需求。因此,近年来,涉及网络设备的研究在高校和产业界越来越频繁。在本文中,我们描述了在动态拓扑实现中使用可重构计算概念的数据交换单元交叉键的设计。通过图形模型和仿真得到的结果与传统的交叉杆键进行了比较,以验证互连和数据交换的性能和灵活性的提高。
{"title":"Chave Crossbar Reconfigurável para Implementação Dinâmica de Topologias em Redes de Interconexão de Dados","authors":"H.C.F. Freitas, C. Martins","doi":"10.5753/wscad.2004.19003","DOIUrl":"https://doi.org/10.5753/wscad.2004.19003","url":null,"abstract":"O aumento de desempenho e flexibilidade dos equipamentos de rede é uma exigência que cresce a cada dia, decorrente do grande uso dos meios de comunicação de dados, principalmente a Internet. Por este motivo, nos últimos anos, as pesquisas envolvendo os equipamentos de rede têm se tornado freqüentes nas universidades e indústrias. Neste artigo descrevemos o projeto de uma chave crossbar para unidade de chaveamento de dados usando conceitos de computação reconfigurável na implementação dinâmica de topologias. Os resultados obtidos através de modelo em grafos e simulação foram comparados com uma chave crossbar tradicional como forma de verificação do aumento de desempenho e flexibilidade de interconexão e chaveamento de dados.","PeriodicalId":103064,"journal":{"name":"Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)","volume":"156 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2004-10-27","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"127931981","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
引用次数: 2
Estratégias de Armazenamento para Implementações Paralelas do Método dos Elementos Finitos 有限元法并行实现的存储策略
Pub Date : 2004-10-27 DOI: 10.5753/wscad.2004.19008
L. Lima, Bruno Zanetti Melotti, L. Catabriga, A. M. F. Valli
O presente trabalho estuda o desempenho da paralelização do método dos elementos finitos utilizando estratégia de decomposição de domínio com estruturas de blocos orientados da matriz de discretização resultante e três formatos de armazenamento de matrizes esparsas. O sistema linear de equações proveniente da formulação do método dos elementos finitos é resolvido através do método iterativo não-estacionário GMRES. Os esquemas de armazenamento empregam versões paralelas da estratégia elemento por elemento, aresta por aresta e do tradicional formato de linhas esparsas comprimidas. A implementação é desenvolvida para arquiteturas de memória distribuída, particularmente para clusters de estações de trabalho, e a troca de mensagens entre os processadores é efetuada através da biblioteca MPI.
本文研究了有限元方法的并行化性能,采用域分解策略,得到的离散矩阵有向块结构和三种稀疏矩阵存储格式。用非平稳迭代法GMRES求解有限元法公式得到的线性方程组。存储方案采用逐元素、逐边策略和传统稀疏压缩行格式的并行版本。该实现是为分布式内存体系结构开发的,特别是针对工作站集群,处理器之间的消息交换是通过MPI库完成的。
{"title":"Estratégias de Armazenamento para Implementações Paralelas do Método dos Elementos Finitos","authors":"L. Lima, Bruno Zanetti Melotti, L. Catabriga, A. M. F. Valli","doi":"10.5753/wscad.2004.19008","DOIUrl":"https://doi.org/10.5753/wscad.2004.19008","url":null,"abstract":"O presente trabalho estuda o desempenho da paralelização do método dos elementos finitos utilizando estratégia de decomposição de domínio com estruturas de blocos orientados da matriz de discretização resultante e três formatos de armazenamento de matrizes esparsas. O sistema linear de equações proveniente da formulação do método dos elementos finitos é resolvido através do método iterativo não-estacionário GMRES. Os esquemas de armazenamento empregam versões paralelas da estratégia elemento por elemento, aresta por aresta e do tradicional formato de linhas esparsas comprimidas. A implementação é desenvolvida para arquiteturas de memória distribuída, particularmente para clusters de estações de trabalho, e a troca de mensagens entre os processadores é efetuada através da biblioteca MPI.","PeriodicalId":103064,"journal":{"name":"Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)","volume":"47 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2004-10-27","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"115377968","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
引用次数: 0
Ferramentas de Modelagem para a Predição de Performance Analítica em uma Plataforma de Processamento Paralelo 并行处理平台上分析性能预测的建模工具
Pub Date : 2004-10-27 DOI: 10.5753/wscad.2004.18994
R. Herai, M. Henriques
A predição de performance é um importante mecanismo para avaliar a utilização de recursos e estimar o tempo de execução de aplicações em sistemas de processamento paralelo. Este trabalho apresenta ferramentas que permitem gerar modelos de performance sem exigir o uso de linguagens especiais (não padronizadas) e nem de marcações específicas no código-fonte. As ferramentas consideram atrasos de computação e comunicação, bem como os causados pela contenção no uso de recursos compartilhados. Os modelos gerados podem ser combinados para realizar a predição de performance de uma aplicação sob diferentes situações no sistema paralelo.
在并行处理系统中,性能预测是评估资源利用率和估计应用程序执行时间的重要机制。这项工作提出了一些工具,这些工具允许生成性能模型,而不需要使用特殊语言(非标准化)或源代码中的特定标记。这些工具考虑计算和通信延迟,以及由于共享资源使用的限制而造成的延迟。生成的模型可以组合起来,在并行系统的不同情况下执行应用程序的性能预测。
{"title":"Ferramentas de Modelagem para a Predição de Performance Analítica em uma Plataforma de Processamento Paralelo","authors":"R. Herai, M. Henriques","doi":"10.5753/wscad.2004.18994","DOIUrl":"https://doi.org/10.5753/wscad.2004.18994","url":null,"abstract":"A predição de performance é um importante mecanismo para avaliar a utilização de recursos e estimar o tempo de execução de aplicações em sistemas de processamento paralelo. Este trabalho apresenta ferramentas que permitem gerar modelos de performance sem exigir o uso de linguagens especiais (não padronizadas) e nem de marcações específicas no código-fonte. As ferramentas consideram atrasos de computação e comunicação, bem como os causados pela contenção no uso de recursos compartilhados. Os modelos gerados podem ser combinados para realizar a predição de performance de uma aplicação sob diferentes situações no sistema paralelo.","PeriodicalId":103064,"journal":{"name":"Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)","volume":"48 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2004-10-27","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"129135876","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
引用次数: 3
Um Ambiente para o Desenvolvimento e Avaliação de Algoritmos de Escalonamento para Grades Computacionais 一个开发和评估计算网格调度算法的环境
Pub Date : 2004-10-27 DOI: 10.5753/wscad.2004.18996
A. Fonseca, B. Vianna, N. T. Moura, L. T. Menezes, H. A. Mendes, C. Boeres, V. Rebello
O objetivo de uma grade computacional é o de agregar uma coleção de recursos geograficamente distribuídos para oferecer poder computacional para aplicações. Contudo, permanece como desafio a exploração eficiente do desempenho deste ambiente, devido principalmente à natureza distribuída, compartilhada e heterogênea dos recursos. Escalonadores eficientes são fundamentais para que aplicações explorarem a potencialidade das grades. Este trabalho apresenta uma ferramenta para facilitar o desenvolvimento de, e a análise de desempenho oferecida por diferentes políticas de escalonamento de aplicações em ambientes grades.
计算网格的目标是聚合地理上分布的资源集合,为应用程序提供计算能力。然而,由于资源的分布式、共享和异构性质,有效利用这种环境的性能仍然是一个挑战。高效的调度器是应用程序开发网格潜力的基础。这项工作提出了一个工具,以促进开发和性能分析的不同策略的应用程序调度网格环境。
{"title":"Um Ambiente para o Desenvolvimento e Avaliação de Algoritmos de Escalonamento para Grades Computacionais","authors":"A. Fonseca, B. Vianna, N. T. Moura, L. T. Menezes, H. A. Mendes, C. Boeres, V. Rebello","doi":"10.5753/wscad.2004.18996","DOIUrl":"https://doi.org/10.5753/wscad.2004.18996","url":null,"abstract":"O objetivo de uma grade computacional é o de agregar uma coleção de recursos geograficamente distribuídos para oferecer poder computacional para aplicações. Contudo, permanece como desafio a exploração eficiente do desempenho deste ambiente, devido principalmente à natureza distribuída, compartilhada e heterogênea dos recursos. Escalonadores eficientes são fundamentais para que aplicações explorarem a potencialidade das grades. Este trabalho apresenta uma ferramenta para facilitar o desenvolvimento de, e a análise de desempenho oferecida por diferentes políticas de escalonamento de aplicações em ambientes grades.","PeriodicalId":103064,"journal":{"name":"Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)","volume":"24 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2004-10-27","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"134085443","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
引用次数: 0
Modelo de Memória Reconfigurável para Sistemas Paralelos 并行系统的可重构内存模型
Pub Date : 2004-10-27 DOI: 10.5753/wscad.2004.19001
Dulcinéia O. da Penha, H. C. D. Freitas, C. Martins
Arquiteturas paralelas atuais possuem modelo de memória único e estático. Entretanto, as cargas de trabalho de um sistema computacional possuem características distintas e às vezes até divergentes. Conseqüentemente, a escolha de um modelo de memória ideal é dificil e envolve custo, desempenho, disponibilidade, entre outros fatores. Neste trabalho, propomos um modelo de memória reconfigurável para sistemas computacionais paralelos chamado RMA (Reconfigurable Memory Access). Este modelo de memória visa flexibilidade e adaptabilidade na utilização de sistemas de memória de computadores paralelos. Para verificação e análise do modelo proposto, modelamos uma Rede de Petri para o modelo PRAM (Parallel Random Access Machine), uma para o MP-RAM (Message-Passing Random Access Machine) e outra para o RMA. Modelamos dois tipos de cargas de trabalho e simulamos em cada uma das Redes. Analisamos e comparamos os resultados, usando equações matemáticas (modelos analíticos). A partir dos resultados obtidos concluímos que a utilização do modelo RMA em sistemas paralelos proporciona uma melhor adequação do modelo de memória (espaço de endereçamento) do sistema ao modelo de acesso à memória de cada carga de trabalho. Além disso, traz ganho de desempenho na execução de cada aplicação e também ganho de desempenho médio do sistema.
目前的并行体系结构具有单一的静态内存模型。然而,计算机系统的工作负载具有不同的、有时甚至是不同的特性。因此,选择理想的内存模型是困难的,涉及成本、性能、可用性等因素。在这项工作中,我们提出了一个并行计算系统的可重构内存模型,称为RMA(可重构内存访问)。这种内存模型的目标是在并行计算机内存系统的使用中具有灵活性和适应性。为了验证和分析所提出的模型,我们为并行随机存取机(PRAM)模型、消息传递随机存取机(MP-RAM)模型和RMA模型建立了Petri网络模型。我们对两种类型的工作负载进行了建模,并在每种网络中进行了模拟。我们使用数学方程(解析模型)分析和比较结果。根据结果,我们得出结论,在并行系统中使用RMA模型可以使系统的内存模型(寻址空间)更好地适应每个工作负载的内存访问模型。此外,它在每个应用程序的执行中带来了性能增益,也提高了系统的平均性能。
{"title":"Modelo de Memória Reconfigurável para Sistemas Paralelos","authors":"Dulcinéia O. da Penha, H. C. D. Freitas, C. Martins","doi":"10.5753/wscad.2004.19001","DOIUrl":"https://doi.org/10.5753/wscad.2004.19001","url":null,"abstract":"Arquiteturas paralelas atuais possuem modelo de memória único e estático. Entretanto, as cargas de trabalho de um sistema computacional possuem características distintas e às vezes até divergentes. Conseqüentemente, a escolha de um modelo de memória ideal é dificil e envolve custo, desempenho, disponibilidade, entre outros fatores. Neste trabalho, propomos um modelo de memória reconfigurável para sistemas computacionais paralelos chamado RMA (Reconfigurable Memory Access). Este modelo de memória visa flexibilidade e adaptabilidade na utilização de sistemas de memória de computadores paralelos. Para verificação e análise do modelo proposto, modelamos uma Rede de Petri para o modelo PRAM (Parallel Random Access Machine), uma para o MP-RAM (Message-Passing Random Access Machine) e outra para o RMA. Modelamos dois tipos de cargas de trabalho e simulamos em cada uma das Redes. Analisamos e comparamos os resultados, usando equações matemáticas (modelos analíticos). A partir dos resultados obtidos concluímos que a utilização do modelo RMA em sistemas paralelos proporciona uma melhor adequação do modelo de memória (espaço de endereçamento) do sistema ao modelo de acesso à memória de cada carga de trabalho. Além disso, traz ganho de desempenho na execução de cada aplicação e também ganho de desempenho médio do sistema.","PeriodicalId":103064,"journal":{"name":"Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)","volume":"1 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2004-10-27","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"132114701","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
引用次数: 0
Uma Arquitetura DTSVLIW com Múltiplos Contextos de Execução 具有多个执行上下文的DTSVLIW架构
Pub Date : 2004-10-27 DOI: 10.5753/wscad.2004.19002
Fernando Líbio L. Almeida, A. F. D. Souza
Este trabalho apresenta um estudo preliminar de uma arquitetura DTSVLIW com múltiplos contextos de execução implementados em hardware. A principal motivação para o desenvolvimento desta arquitetura foi a constatação do grande impacto da latência da hierarquia de memória no desempenho da arquitetura DTSVLIW. Foram abordados os principais aspectos e examinados possíveis critérios de decisão para implementação de uma primeira versão de um simulador para que, através de experimentos, fosse possível avaliar a redução do impacto da latência de memória no desempenho DTSVLIW propiciada por múltiplos contextos de hardware. Nossos resultados mostram a grande influência da organização de caches no desempenho da arquitetura, e a importância de uma análise mais detalhada de diferentes formas de implementação de máquinas DTSVLIW com múltiplos contextos de execução implementados em hardware.
本文对在硬件上实现的具有多个执行上下文的DTSVLIW体系结构进行了初步研究。开发该体系结构的主要动机是发现内存层次结构延迟对DTSVLIW体系结构性能的巨大影响。讨论了主要方面,并检查了实现模拟器第一个版本的可能决策标准,以便通过实验,有可能评估减少内存延迟对DTSVLIW性能的影响,由多个硬件上下文提供。我们的结果显示了缓存组织对架构性能的巨大影响,以及更详细地分析具有多个执行上下文的DTSVLIW机器的不同实现形式的重要性。
{"title":"Uma Arquitetura DTSVLIW com Múltiplos Contextos de Execução","authors":"Fernando Líbio L. Almeida, A. F. D. Souza","doi":"10.5753/wscad.2004.19002","DOIUrl":"https://doi.org/10.5753/wscad.2004.19002","url":null,"abstract":"Este trabalho apresenta um estudo preliminar de uma arquitetura DTSVLIW com múltiplos contextos de execução implementados em hardware. A principal motivação para o desenvolvimento desta arquitetura foi a constatação do grande impacto da latência da hierarquia de memória no desempenho da arquitetura DTSVLIW. Foram abordados os principais aspectos e examinados possíveis critérios de decisão para implementação de uma primeira versão de um simulador para que, através de experimentos, fosse possível avaliar a redução do impacto da latência de memória no desempenho DTSVLIW propiciada por múltiplos contextos de hardware. Nossos resultados mostram a grande influência da organização de caches no desempenho da arquitetura, e a importância de uma análise mais detalhada de diferentes formas de implementação de máquinas DTSVLIW com múltiplos contextos de execução implementados em hardware.","PeriodicalId":103064,"journal":{"name":"Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)","volume":"02 1","pages":"0"},"PeriodicalIF":0.0,"publicationDate":"2004-10-27","publicationTypes":"Journal Article","fieldsOfStudy":null,"isOpenAccess":false,"openAccessPdf":"","citationCount":null,"resultStr":null,"platform":"Semanticscholar","paperid":"127250292","PeriodicalName":null,"FirstCategoryId":null,"ListUrlMain":null,"RegionNum":0,"RegionCategory":"","ArticlePicture":[],"TitleCN":null,"AbstractTextCN":null,"PMCID":"","EPubDate":null,"PubModel":null,"JCR":null,"JCRName":null,"Score":null,"Total":0}
引用次数: 0
期刊
Anais do V Workshop em Sistemas Computacionais de Alto Desempenho (WSCAD 2004)
全部 Acc. Chem. Res. ACS Applied Bio Materials ACS Appl. Electron. Mater. ACS Appl. Energy Mater. ACS Appl. Mater. Interfaces ACS Appl. Nano Mater. ACS Appl. Polym. Mater. ACS BIOMATER-SCI ENG ACS Catal. ACS Cent. Sci. ACS Chem. Biol. ACS Chemical Health & Safety ACS Chem. Neurosci. ACS Comb. Sci. ACS Earth Space Chem. ACS Energy Lett. ACS Infect. Dis. ACS Macro Lett. ACS Mater. Lett. ACS Med. Chem. Lett. ACS Nano ACS Omega ACS Photonics ACS Sens. ACS Sustainable Chem. Eng. ACS Synth. Biol. Anal. Chem. BIOCHEMISTRY-US Bioconjugate Chem. BIOMACROMOLECULES Chem. Res. Toxicol. Chem. Rev. Chem. Mater. CRYST GROWTH DES ENERG FUEL Environ. Sci. Technol. Environ. Sci. Technol. Lett. Eur. J. Inorg. Chem. IND ENG CHEM RES Inorg. Chem. J. Agric. Food. Chem. J. Chem. Eng. Data J. Chem. Educ. J. Chem. Inf. Model. J. Chem. Theory Comput. J. Med. Chem. J. Nat. Prod. J PROTEOME RES J. Am. Chem. Soc. LANGMUIR MACROMOLECULES Mol. Pharmaceutics Nano Lett. Org. Lett. ORG PROCESS RES DEV ORGANOMETALLICS J. Org. Chem. J. Phys. Chem. J. Phys. Chem. A J. Phys. Chem. B J. Phys. Chem. C J. Phys. Chem. Lett. Analyst Anal. Methods Biomater. Sci. Catal. Sci. Technol. Chem. Commun. Chem. Soc. Rev. CHEM EDUC RES PRACT CRYSTENGCOMM Dalton Trans. Energy Environ. Sci. ENVIRON SCI-NANO ENVIRON SCI-PROC IMP ENVIRON SCI-WAT RES Faraday Discuss. Food Funct. Green Chem. Inorg. Chem. Front. Integr. Biol. J. Anal. At. Spectrom. J. Mater. Chem. A J. Mater. Chem. B J. Mater. Chem. C Lab Chip Mater. Chem. Front. Mater. Horiz. MEDCHEMCOMM Metallomics Mol. Biosyst. Mol. Syst. Des. Eng. Nanoscale Nanoscale Horiz. Nat. Prod. Rep. New J. Chem. Org. Biomol. Chem. Org. Chem. Front. PHOTOCH PHOTOBIO SCI PCCP Polym. Chem.
×
引用
GB/T 7714-2015
复制
MLA
复制
APA
复制
导出至
BibTeX EndNote RefMan NoteFirst NoteExpress
×
0
微信
客服QQ
Book学术公众号 扫码关注我们
反馈
×
意见反馈
请填写您的意见或建议
请填写您的手机或邮箱
×
提示
您的信息不完整,为了账户安全,请先补充。
现在去补充
×
提示
您因"违规操作"
具体请查看互助需知
我知道了
×
提示
现在去查看 取消
×
提示
确定
Book学术官方微信
Book学术文献互助
Book学术文献互助群
群 号:481959085
Book学术
文献互助 智能选刊 最新文献 互助须知 联系我们:info@booksci.cn
Book学术提供免费学术资源搜索服务,方便国内外学者检索中英文文献。致力于提供最便捷和优质的服务体验。
Copyright © 2023 Book学术 All rights reserved.
ghs 京公网安备 11010802042870号 京ICP备2023020795号-1